N200 Series Ultra-Low Power RISC-V Processor
N200系列超低功耗RISC-V处理器
N200 Core
JTAG/
-Wires JTAG
WFI/WFE
DEBUG
ECLIC
2
NICE
TIMER
面向超低
功耗场景
RV32I/E/M/
A/C
两级变长
流水设计
机器模式
用户模式
监督模式
支持PMP和TEE等
多种安全机制
N200 uCore
PMP
ILM
TEE
DLM
APB
MUL/DIV
I-Cache
Fast-IO
标准JTAG
和两线调试
接口
AHB-Lite和APB
RISC-V调
试标准
成熟的开发
调试环境
高实时性中
断机制
3
2位总线
AHB-Lite
N200 Series Ultra-Low Power RISC-V Processor
N200系列超低功耗RISC-V处理器
N200系列可根据客户需求进行灵活配置,为了方便客户选择,目前提供了三种具备典型配置的型号。
对标Cortex-M3
对标Cortex-M23
对标Cortex-M0/M0+
•
•
•
•
•
•
•
支持RV32IMAC/EMAC指令集
可配置用户模式和PMP
• 支持RV32IMAC/EMAC指令集
• 可配置用户模式和PMP
• 可配置可信执行环境TEE
• 可配置硬件乘除法器
•
•
•
•
•
•
支持RV32IMC/EMC指令集
可配置用户模式和PMP
可配置硬件乘除法器
可配置用户自定义指令接口
可配置快速I/O接口
可配置硬件乘除法器
可配置用户自定义指令接口
可配置快速I/O接口
• 可配置用户自定义指令接口
• 可配置快速I/O接口
可配置ILM和DLM提升性能和实时性
面向智能家居,可穿戴设备等领域的
IoT设备的连接管理和控制,Sensor
Hub等
面向高精度智能传感器,混
合信号SoC等
• 可配置ILM和DLM提升性能和实时性
• 可配置指令缓存(I-Cache)
• 面向IoT及其安全领域
N200 Series Ultra-Low Power RISC-V Processor
N200系列超低功耗RISC-V处理器
芯来200系列通过把低功耗设计思想贯穿整个处理器设计,以及高效的取指单元以及中断处理机制,例如N205达到
M3级别的性能,M0+级别的功耗。
Dhrystone
DMIPS/MHz)
CoreMark
CoreMarks/MHz)
最小配置逻辑门数
(K Gates)
动态功耗
(mA)
(
(
1.415799
3.346419
36
3.32
33.96
27
18.9
1.25
芯来N205
ARM Cortex-M3
N200 Series Ultra-Low Power RISC-V Processor
N200系列超低功耗RISC-V处理器
指令集架构
处理器内核
•
•
32位RISC-V指令架构
中断控制器
增强的内核中断控制器(Enhanced Core Level Interrupt Controller,
ECLIC)
支持RV32 I/E/M/A/C等指令子集的配置组合
•
•
•
2级变长流水架构,在保证算力的情况下达到极低的功耗
可配置的分支预测器
•
支持 RISC-V 标准定义的的软件中断、计时器中断和外部中断。
支持可配置数目的外部中断
可配置的指令预取单元,可顺序预取两条指令降低访存延迟
•
支持可配置数目的中断级别和优先级,支持软件动态可编程修改
中断级别和中断优先级的数值
特权模式
内存资源
总线接口
•
•
•
支持机器模式(Machine-Mode)
可配置用户模式(User-Mode)
监督模式(Supervisor-Mode)
•
•
•
支持基于中断级别的中断嵌套
支持快速向量中断处理机制
支持快速中断咬尾机制
•
•
•
可配置大小的指令缓存I-Cache,2-way,Cache Line长度32Bytes
可配置大小的指令局部存储(ILM)
NMI机制
支持非屏蔽中断NMI (Non-Maskable Interrupt)
可配置大小的数据局部存储(DLM)
低功耗管理
支持WFI(Wait For Interrupt)与WFE(Wait For Event)进入休眠
•
•
•
•
32-Bit AHB-Lite系统总线接口
模式。支持两级休眠模式:浅度休眠与深度休眠
32-Bit APB私有外设接口
计时器单元
内核私有的中断控制器(Machine Timer,简称TIMER), 是可配置64
32-Bit 指令局部存储器ILM接口和数据局部存储器DLM接口
32-Bit Fast IO接口
比特宽的实时计时器,产生计时器中断
NICE扩展
•
•
•
通过RISC-V扩展指令集空间进行用户自定义指令扩展
通过NICE接口进行面向领域加速单元扩展
调试模块
安全机制
•
•
•
•
支持RISC-V调试标准
支持JTAG和两线调试接口。
通过Intrinsic Function和库的形式提供给应用调用
可配置数目硬件断点(Hardware Breakpoints)
支持成熟的交互式调试工具
高可靠性
开发工具
• 双核锁步Lock-Step (选配)
针对存储和总线的ECC纠错机制 (选配)
•
•
•
•
物理内存保护PMP (Physical Memory Protection)
可信执行环境TEE (Trusted Execution Environment)
防止物理旁路攻击 (选配)
支持RISC-V标准的编译工具链,以及Linux/Windows图形化集成开
发环境(Integrated Development Environment,IDE)
N200 Series Diagram
N200系列系统框图
JTAG
DEBUG
Core Wrapper
TIMER
…
Core
Extend
Instructions
ECLIC
IRQ
Misc Ctrl
NICE IF
NMI
N200 Series uCore
D-IF
I-IF
LM Ctrl
BIU
System Bus IF
(AHBLite)
Fast-IO IF
(Single-Cycle)
ILM Master IF
(AHBLite/SRAM)
LM Master IF
(AHBLite/SRAM)
Private Peripheral IF
(APB)
Fast-IO
Modules
Peripheral Bus
System Bus
ILM
DLM
Ext
MEM
Per
1
Per
2
Per
3
SRAM